Связь между CPU и Northbridge на разных тактовых скоростях?

Мне интересно узнать о том, как CPU переносит данные на периферию, и наткнулся на статью Википедии о FSB. Хотя его, вероятно, немного устарел по сравнению с современными системами, мой вопрос по-прежнему применяется:

Как процессор взаимодействует с Северным мостом через FSB, когда CPU и FSB используют разные тактовые частоты?

Это можно даже спросить для всех периферийных устройств действительно-как передача данных происходит между ими, когда они работает на разных частотах? Есть ли у них что-то вроде линии останова, которая включается, когда данные не готовы?

24
задан marco9999
05.05.2023 4:00 Количество просмотров материала 2987
Распечатать страницу

1 ответ

есть буферы между процессором и другими компонентами. У этих буферов есть одна сторона, которая работает на скорости ЦП и одна сторона, которая работает на скорости устройства.

процессор write buffer является одним из примеров такого буфера, обычно адаптируя скорость процессора к скорости его кэшей. Аналогичные буферы адаптируются между кэшем и основной памятью.

2
отвечен David Schwartz 2023-05-06 11:48

Постоянная ссылка на данную страницу: [ Скопировать ссылку | Сгенерировать QR-код ]

Ваш ответ

Опубликуйте как Гость или авторизуйтесь

Имя
Вверх